logička kola elektronika

Logička kola TTL – tranzistorsko tranzistorska, ECL – emit. Spregnuta logička kola, MOSFET logička kola, CMOS logična kola (sa kompl. MOSFET-ovima). Opšte karakteristike: 1. logičko stanje (logičke 1 i 0 na izlazu), 2. struje logičkih kola: Usvojeno je da struje koje ulaze u logičko kolo imaju pozitivan znak, a one koje izlaze nagativan. 3. margina smetnji, granica neosetljivosti na smetnje: je maksimalni dozvoljeni napon smetnji koji neće prometniti logičko stanje. 4. faktor granjanja je broj ulaza log. Kola koji se mogu vezati na jedan izlaz. 5. vreme kašnjenja uspona i opadanje ivice impulsa CMOS:, Parazitne kapacitivnosti utiču na faktor grananja, nije veći od 50 tbog paraz. kap. Smer struje je isti kao uklj. relej.

1. 2. 3.

CMOS logička kola Logička ‘0’ na ulazu od 0V do 30% Udd Logička ‘0’ na izlazu 0V Logička ‘1’ na ulazu od 70% Udd do Udd. Ud -> 3V do 15V. - Iul = 10pA. - faktor granjanja je 50 (ne više zbog parazitnih kapacitivnosti koje postaje u l. K. I sa otpornošću MOSFETA formiraju parazitno RC kolo, za integraljenje, koje ispravljaju rad kola) - margina smetnji 30%Udd - vreme kašnjenja 30-50ns - potršonja 10nW po logičkom kolu 1. Invertor u CMOS tehnici I predstavljanje prekidačem, 2. Rad invertora za A=0, F=1 i predstavljanje prekidačem, 3. Rad invertora A=1, F=0 I predstavljanje prekidačem.

Invertor u CMOS tehnici

Povezivanje digitalnih I ostalih kola Uvođenje sinusnog napona

Priključivanej diode na izlaz CMOS kola. Priključivanje potrošača na izlaz CMOS kola.

Priključivanje rejela na izlaz CMOS kola

U logičkim kolika se kao aktivni elementi upotrebljavaju tranzistori raznih vrsta I osobina. Tranzistori mogu znazno da se razlikuju, ali je bitno da li provode ili ne. Kada provode, obično se nalaze u zasićenju. Kada ne provode, struja uopšte ne teče. Prelaz iz provodnog u neprovodno stanje obično se ne razmatra, ali se nastoji da bude što brži I često se naziva zabranjenom zonom. Logička stanja – Izlaz ili ulag lk može da bude u stanju l 0 ili 1, Ako je naulazu nekog lk stanje l 0, tada na tom ulazu postoji neki napon koji predstavlja l 0. Obično l 0 ili 1 je definisana rasponom napona.

Logičko NI kolo U CMOS  tehnici	Logičko NILI kolo u CMOS tehnici
Zaštita na ulazu CMOS kola R (200 ohm do 2 Kohm), Cp paraz. Kap: 5pF	Analogni prekidač u CMOS tehnici E- upravlj. ul., A- ulaz, F- izlaz. Propušta anal. I dig. Signale.

Impulsna kola Koriste se za dobijanje pravougaonog napona ili određenog impulsa. Prave se od CMOS logičkih kola. Astabilni multivibrator Koristi se za dobijanje pravougaonog napona određenje učestanosti. Prave se od pojačavača I kola povratne sprege. Povratna sprega oscilatora je pozitivna. Kao pojačvač se koristi invertor u CMOS tehnici.	Formiranje pojavača od CMOS invertora Prenosna kar. i jednosmerna radna tačka.
Astabilni multivibrator sa dva CMOS invert. Otpornik R1 se dodaje da ne bi bio ograničen napon iznad Udd I ispod nule (zašrtota na ulazu CMOS kola). Kond. ne unosi fazni pom. R (10Kohm do 100Mohm), C>25pF 100uF, f – 1Hz, f >1MHz

Astabilni multivibrator sa Šmitovim okidnim kolom
Monostabilni multivibrator sa logičkim kolima Koristi se za dobijanje pravouganog impulsa određenog trajanja od impulsa koji proizvoljno traje. Fazni pom je 360. Upotre. Je dvostepeni poj., kada kolo radi jedan ulaz NILI koja je normlao u stanju logičke nule, pa se ponaša kao invertor, odnosno, pojačvač. Postoji pozitivna povratna sprega

Monostabilni multivibrator sa logičkim kolima : Imaju stabilni i jedno astabilno stanja. Kada nema impulsa na ulazu oni se normlano nalaze u stabilnom stanju i tada je izlaz obično u  stanju logično 0. Dolaskom okdinog impulsa na ulaz, izlaz privremeno prelazi u stanje logičke jedinice. Trajanje stranja logičke 1 na izlazu (izlaznog impulsa.) određeno je RC elementima monost. Multivbr. I normlano ne zavisi od trajnja okidnog impulsa na ulazu.

Astabilni multivibrator: Proizvode simetričan pravougaoni (kvadratni) napon, kog koga su impuls I pauza približno istog trajanja. Astabilni multivbrtori se prave kao I oscilatori za proizvodnju sinusnog napona, tj. Od pojavača I kola povratne sprege.e Kod njih pojačanja pojačvača je znatno veće od slabljenja kola povratne sprege, pa se izlazni speten pojačavača normlano nalazi u zasićenju ili uopšte ne provodi. Fazni 360, Poj je dvostepeni invertujući I njegovo ukupno poja je relativno veliko (veće od 100), dok je slabljenje preko kondenzatora zanemarljivo.